Default
:Характеристики
Circuit:1:8
Характеристики
:Base Product Number
74HCT259 ->,
:Current - Output High, Low
4mA, 4mA
:Delay Time - Propagation
16ns
:Logic Type
D-Type, Addressable
:Moisture Sensitivity Level (MSL)
1 (Unlimited)
:Mounting Type
Through Hole
:Operating Temperature
-55ВC ~ 125ВC
:Package / Case
16-DIP (0.300, 7.62mm)
:REACH Status
REACH Unaffected
:RoHS Status
ROHS3 Compliant
:Supplier Device Package
16-PDIP
:Voltage - Supply
4.5V ~ 5.5V
:Вид монтажа
Through Hole
:Время задержки распространения
39 ns at 4.5 V
:Выходной ток высокого уровня
4 mA
:Выходной ток низкого уровня
32 mA
:Категория продукта
Защелки
:Количество входных линий
1 Line
:Количество выходных линий
8 Line
:Количество каналов
8 Channels
:Количество контуров
2 Circuit
:Максимальная рабочая температура
+ 125 C
:Минимальная рабочая температура
55 C
:Напряжение питания - макс.
8 uA, 5.5 V
:Напряжение питания - мин.
4.5 V
:Полярность
Non-Inverting
:Рабочее напряжение питания
4.5 V to 5.5 V
:Размер фабричной упаковки
25
:Семейство логических элементов
74HCT
:Тип логики
Addressable Latch
:Торговая марка
Texas Instruments
:Функция
8 bit Addressable
Полупроводники\Микросхемы\Микросхемы логические\Защелки
CD74HCT259E представляет собой 8-битную адресуемую защелку CMOS, которая отличается низким энергопотреблением, связанным со схемой CMOS, и имеет скорость, сравнимую с маломощной схемой Шоттки. Он фиксирует три активных режима и один режим СБРОСА. Когда оба входа LE \ и главного RESET (MR \) имеют низкий уровень (режим 8-строчного демультиплексора), выход адресуемой защелки следует за входом данных, а все остальные выходы принудительно устанавливаются в низкий уровень. Когда оба MR \ и LE \ находятся в высоком уровне (режим памяти), все выходы изолированы от ввода данных, то есть все защелки удерживают последние данные, представленные перед переходом LE \ с низкого на высокий. Состояние LE \ low и MR \ high (режим адресуемой защелки) позволяет выходу адресной защелки следовать за вводом данных, все остальные защелки не затрагиваются. Режим RESET (все выходы - низкие) возникает, когда LE \ высокий, а MR \ низкий.
• Буферизованные входы и выходы
• Четыре режима работы
• Сбалансированная задержка распространения и время перехода
• Значительное снижение мощности по сравнению с логическими ИС LSTTL
• Высокая помехоустойчивость
• Прямой LSTTL Совместимость входной логики
• Совместимость входов CMOS
- Доставка товара:
- Габариты груза: 0.1 × 0.1 × 0.1 м
- Вес груза: 1 кг
- Объем груза: 0.1 м³
- Цены и сроки доставки по городам размещены на странице Доставка и оплата
- Порядок работы:
- Сделайте запрос на почту или оформите заказ на сайте.
- Менеджер сообщит актуальные цены и сроки поставки.
- Выставляется счет (действителен 2 рабочих дня).
- После оплаты товар отправляется на склад.
- Порядок оплаты:
- 100% предоплата на счет Поставщика.
- Овердрафт до 100% от суммы заказа возможен по договору.