• Порт ввода-вывода или селектор памяти
• Три разрешающих входа для упрощения каскадирования
• Сбалансированная задержка распространения и время перехода
• Значительное снижение мощности по сравнению с логическими ИС LSTTL
• Высокая помехоустойчивость
• Совместимость логики прямого входа LSTTL
• Совместимость входа CMOS
• 10 стандартных выходов нагрузки LSTTL
• 15 выходов драйвера шины нагрузки LSTTL
• Экологичный продукт и отсутствие Sb / Br