• Используется micro
• Разъем AB USB2
• Подключается непосредственно к стандартному разъему Xilinx JTAG
• Отдельные Vref управляют сигнальными напряжениями JTAG
• Vref может быть любым напряжением от 1,8 до 5 В
• Совместимость с Xilinx ISE® 14.1 и новее, Xilinx Vivado 2013.3 и новее
• Небольшое, полное, универсальное программирование JTAG
• Решение для отладки Xilinx FPGAs и SoC
• Высокоскоростной порт USB2 который может управлять шиной JTAG до 30 Мбит / с (частота регулируется пользователем)